Bilet1(дополн)


Билет1
Определение бита, байта, шестнадцатеричного и восьмеричного кодов.
1) Двоичный разряд, который может принимать только два значения: 0 или 1, называют "бит", происходящее от сокращения BIT английских слов BI NARY DIGI T – "двоичная цифра".
Так же, как большие десятичные числа для удобства чтения разбивают при записи на тройки, так и большие двоичные числа обычно разбивают на четверки, – тетрады. Две тетрады или восемь двоичных цифр называют байт, – BYTE
Восьмеричная и шестнадцатеричная системы счисления применяются в вычислительной технике из–за удобства представления больших двоичных чисел, поскольку их основания являются степенями двойки, и являются как бы компромиссными между двоичной и десятичной системами счисления.
. Трехразрядное восьмеричное число:
3728 = 382 + 781 + 280 = 10610
где Х = 8 (восьмеричная система счисления), коэффициенты в разрядах числа A: а0 = 2, а1 = 7, а2 = 3; n = 3, – количество разрядов числа А.
3. Двухразрядное шестнадцатеричное число:
4E16 = 4161 + 14160 = 7810
где Х = 16 (шестнадцатеричная система счисления), коэффициенты в разрядах числа А а0 = E = 14, а1 = 4 (шестнадцатеричные цифры от 0 до 9 записываются так же, как и соответствующие десятичные цифры, а шестнадцатеричные цифры 10, 11, 12, 13, 14, 15 записываются заглавными латинскими буквами А, В, С, D, Е, F соответственно); n = 2, – количество разрядов числа А.
Умножение и деление многоразрядных двоичных чисел.
Умножение столбиком
0 1 1 0 =5
0 1 0 1 =6
0 1 1 0
0 0 0 0
0 1 1 0
0 1 1 1 1 0 30
Деление
Помещаем делитель под делимым как можно левее, производим вычитание из делимого, после вычитания в наиболее значимый разряд частного заносится 1, если вычитание невозможно из-за того что остаток оказывается отриц вычитание не выполняется и в наиб значимый разряд частного заносится 0. затем сдвигаем весь делитель на одну позицию вправо и втом же духе.

Делимое больше делителя Делимое меньше делителя

Билет2
Три способа задания отрицательных чисел с примерами.
Прямой код со знаковым разрядом
6 = 0110
-6 = 10110
Обратный код
-6 = 1 1001

Дополнительный код
-6 = 1 1001 1001=10 10000=16 10-16=-6
2) Матричный дешифратор.


Билет 3
1) Минимизация булевых выражений по картам Карно. (1
Основой минимизации алгебраическим способом является последовательное использование законов булевой алгебры и правил преобразований. Карта Карно изображает в виде графических квадратов (клеток) все возможные комбинации переменных, причем переменные, определяющие координаты клеток карты, размещают так, чтобы при переходе из одной клетки в соседнюю, как по горизонтали, так и по вертикали, изменялась только одна переменная.
Если требуется получить карту Карно для какой–либо функции, сначала надо записать эту функцию в СДНФ, – в совершенной дизъюнктивно нормальной форме, или в виде таблицы истинности.
Каждое слагаемое булева выражения в СДНФ, или каждая единица в столбце функции таблицы истинности, задается на карте Карно единицей в соответствующей клетке. Координаты этой клетки содержат те же входные переменные и их инверсии, что и данное слагаемое СДНФ булева выражения ( или данная строка таблицы истинности ).
Таблица истинности для четырех переменных включает 16 строк, следовательно карта Карно должна состоять из 16 клеток, как показано на рис.4.10.1.
АВ А В А В АВ

СD 1 1

C D 1 1

C D 1 1

CD

Рис.4.10.1. Пример карты Карно для 4–х переменных.
У карты Карно для четырех переменных клетки крайнего левого столбца должны рассматриваться как соседние для клеток крайнего правого столбца, а клетки верхней строки, – как соседние для клеток нижней строки. Другими словами можно сказать, что эта карта расположена на поверхности цилиндра (склеили правый край карты с левым ), изогнутого и растянутого так, что его верхний срез соединяется с нижним срезом; при этом цилиндр превращается в тор (бублик).
Правила упрощения заполненной карты Карно для четырех переменных заключаются в следующем :
– соседние две, четыре, или восемь единиц обводят общим контуром;
– контур должен быть прямоугольным без изгибов или наклонов;
– каждый контур превращает все входящие в него единицы в одну, т.е. объединенные таким образом слагаемые СДНФ булева выражения дают одно слагаемое в упрощенном выражении;
– те входные переменные, которые входят в координаты данного контура совместно со своими инверсиями, исключаются из слагаемого, которое дает этот контур в упрощенное выражение.
Примеры упрощения булевых выражений с помощью карты Карно:
1. F1 = А ВСD1 + A BCD2 +A BC D3 + A BC D4 +
+ AB CD5 + A B CD6 .
Минимизация булевых выражений по картам Карно. (2)
АВ А В А В АВ

СD 11 12 BC

C D 13 14 A CD

C D

CD 15 16
F1 = B C + A CD
Рис.4.10.2. Пример минимизации булевой функции F1 с помощью карты Карно для 4–х переменных.
В первом примере минимизации булевой функции F1 нижний контур из двух единиц 15 и 16 , соответствующие пятому и шестому слагаемым в исходном булевом выражении, дает возможность опустить B иB. После этого в нем остается произведение A CD. В верхнем контуре из четырех единиц 11, 12, 13 и 14 , соответствующие первым четырем слагаемым в исходном булевом выражении попарно опускаются A иA, D иD, так что в результате этого верхний контур дает произведение B C.
2.F2 =АВСD1 +A BCD2 + A BCD3 +AB CD4 +AB CD5
АВ А В А В АВ

СD 11 12 13 BCD

C D AD

C D

CD 14 15
F2 =AD + BCD
Рис.4.10.3. Пример минимизации булевой функции F2 с помощью карты Карно для 4–х переменных.
Во втором примере минимизации булевой функции F2 контур из двух единиц 12 и 13 , соответствующие второму и третьему слагаемым в исходном булевом выражении, дает возможность опустить А иА. После этого в нем остается произведение BCD. В контуре из четырех единиц 11, 12, 14 и 15 , соответствующие другим четырем слагаемым из исходного булева выражения, попарно опускаются В иВ, С иС, так что в результате этого верхний контур дает произведение AD. Карта Карно представляется в данном случае свернутой в цилиндр, в котором верхний край совмещается с нижним.
Этот пример показывает также, что контуры могут накладываться друг на друга.
Билет 3
2) 3.Мультиплексор. Определение, условное графическое обозначение, схема и таблица истинности.
Мультиплексированием (MULTIPLEX) называют передачу данных от нескольких источников по одному каналу поочередно. В качестве примера перекличка студентов на лекции – передача данных от каждого студента по спискам групп через преподавателя в журнал. Обратный процесс – из журнала через декана некоторые студенты получат данные – это демультиплексирование.
В цифровой технике мультиплексор имеет m информационных входов данных D0,D1,D2,D3,…,Dm; n адресных входов А1,А2,А3,…,Аn; и один выход данных. m=2n
Двоичный код на входах адреса определяет номер того входа данных, с которого информация проходит на выход MS в этот момент. Обозначения MS отличается от MUX, которого требует ГОСТ, потому что в нем отражена еще одна функция – выборка, селекция данных из определен-
ного, указанного адресом источника, которая обозначается
A0 MS
A1
D0
D1
D2
D3
E
SL-SELECT – выбирать. Обозначение MS встречается чаще всего, но иногда бывает MUX , и изредка SL
E A1 A0 Y
1 0 0 D0
1 0 1 D1
1 0 D2
1 1 1 D3
0 x x 0



В состав мультиплексора обязательно входит дешифратор адреса в том или ином виде. В первом варианте мультиплексора дешифратор адреса выделен в отдельный узел.
Как известно линейный дешифратор состоит из групы инверторов по адресным входам и линейки – столбца – элементов И.
Столбец элементов И мультиплексора может выполнять функцию линейного дешифратора , если эти элементы И, но с большим числом входов подключить к выходам инверторов по адресным линиям в соответствии с таблицей истинности дешифратора.
Второй вариант схемы мультиплексора , полученный с учётом вышеизложенного , считается минимизированным в базисе И-НЕ. Так построен мультиплексор К155КП2.
DC 0
1 1
2
2 3
&
&
&
&
1
&
D0
D1
D2
D3
E
Y
A0
A1



Билет 4
1) Различия между позиционными и непозиционными системами счисления.
Все современные системы счисления (кроме некоторых римских цифр) являются позиционными, т.е. в них одна и та же цифра в разных позициях (слева, справа) имеет разное значение. Например в десятичном числе 55 левая цифра означает 50, а правая – только 5. В общем виде в позиционной системе счисления с основанием системы Х число А можно представить в виде:

где n – количество разрядов числа А, аi – коэффициенты каждого разряда, которые могут принимать значения от 0 до Х – 1.
При необходимости основание системы счисления указывается внизу после числа в виде нижнего индекса.
ПРИМЕРЫ:
1. Четырехразрядное десятичное число:
568510 = 5103 + 6102 + 8101 + 5100 ,
где Х = 10 – основание системы счисления, а0 = 5, а1 = 8, а2 = 6,
а3 = 5 – коэффициенты в каждом разряде, n = 4 – количество разрядов числа А.
2. Трехразрядное восьмеричное число:
3728 = 382 + 781 + 280 = 10610
где Х = 8 (восьмеричная система счисления), коэффициенты в разрядах числа A а0 = 2, а1 = 7, а2 = 3; n = 3 – количество разрядов числа А.
3. Двухразрядное шестнадцатеричное число:
4E16 = 4161 + 14160 = 7810
где Х = 16 (шестнадцатеричная система счисления), коэффициенты в разрядах числа А а0 = E = 14, а1 = 4 (шестнадцатеричные цифры от 0 до 9 записываются так же, как и соответствующие десятичные цифры, а шестнадцатеричные цифры 10,11,12,13,14,15 записываются заглавными латинскими буквами А,В,С,D,Е,F соответственно); n = 2 – количество разрядов числа А.
4. Четырехразрядное двоичное число:
11012 = 123 + 122 + 021 + 120 = 1310
где X = 2 – двоичная система счисления, коэффициенты в разрядах числа А а0 = 1, а1 = 0, а2 = 1, а3 = 1, n = 4 – количество разрядов числа А.
Двоичную цифру, которая может принимать только два значения: 0 или 1, называют "бит", происходящее от сокращения BIT английских слов BI NARY DIGI T – "двоичная цифра".
Десятичная система, к которой мы привыкли, основана на количестве пальцев рук и для применения в цифровой технике неудобна. В цифровой аппаратуре устройства обычно имеют два рабочих состояния и в них применяют двоичную систему счисления. Восьмеричная и шестнадцатеричная системы счисления являются как бы компромиссными между двоичной и десятичной системами счисления и применяются в вычислительной технике из–за удобства представления больших двоичных чисел.
Билет4
2) Цифровой компаратор, реализация его на основе сумматора.
Цифровой компаратор или компаратор амплитуд является электронным устройством, берущим два числа в двоичном виде и определяющим, является ли первое число меньшим, большим или равным второму числу.
Билет 5
1) Законы булевой алгебры. Основные правила вычислений.
Большинство законов булевой алгебры совпадают с законами обычной алгебры, но некоторые законы отличаются (подчеркнутые).
А + В = В + ААВ = ВА
(А + В) + С = (А + С) + В(АВ)С = (АС)В
А(В + С) = АВ + АСА + (ВС) = (А + В)(А +С)

А + В = А ВА В = А +В
А + А = АА А = А

А = АА +АВ = А + В
А + АВ = АА(А + В) = А
А +А = 1А А = 0
А + 0 = АА 0 = 0
А + 1 = 1А 1 = А
С помощью приведенных выше законов и правил можно упрощать сложные логические выражения таким образом, чтобы в конце концов получались минимизированные выражения, по которым экономичнее можно построить логические схемы
2) Приоритетный шифратор. Условное графическое обозначение.
Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.
НА входе приоритетного шифратора стоит схема выделения старшей единицы, в которой все входные единицы,кроме старшей, заменяются нулями.
1
2
0
1
2
PRCD




Билет 6
1) Порядок построения схем на основе булевых выражений.
Как правило, построение и расчет любой схемы осуществляется начиная с ее выхода.
Допустим задано булево выражение :
F =B A + BA + CB.
Первый этап: выполняется логическое сложение, логическую операция ИЛИ, считая входными переменными функции B A, BA и CB:

Второй этап: к входам элемента ИЛИ подключаются логические элементы И, входными переменными которых являются уже A, B, C и их инверсии:

Третий этап: для получения инверсий A иB на соответствующих входах ставят инверторы:

Данное построение основано на следующей особенности, – поскольку значениями логических функций могут быть только нули и единицы, то любые логические функции могут быть представлены как аргументы других более сложных функций.
Таким образом, построение комбинационной логической схемы осуществляется с выхода ко входу.
Билет 6
2) Три вида ПЗУ: ПЗУ, ППЗУ,РПЗУ. Способы записи и стирания информации в них.
В ПЛМ используются неполные деншифраторы. Так в К556РТ1 из 16-входового дешифратора полного, который имеет 216 =65536 ЛЭ И используется всего 48.Исторически первыми стали выпускаться микросхемы с полными дешифраторами на входе. Их называют постоянными запоминающими устройствами READ ONLI MEMORY(память только для чтения) – ROM. По принятой терминологии входной код ПЗУ называют адресом, а выходной – разрядами хранимого слова.
Емкость ПЗУ обычно описывают как призведение числа возможных слов, равного 2n, где n-число входов, на число разрядов выходного слова m, например для К556РТ4 емкость 1024(256х4).
Самые первые ПЗУ масочного типа программировались на заводе изготовителе в соответствии с маской закрывающей или открывающей те или иные связи на входах ЛЭ ИЛИ.И сейчас выпускают такие ИМС. Например К155РЕ21 – преобразователь 6-ти разрядного входного двоичного кода в 12-ти разрядный код управления матричным индикатором 5х7 типа АЛС340А в соответствии с буквами русского алфавита, РЕ22-латинского, РЕ23-в соответствии с цифрами десятичными от 0 до 9, алгебраическими и другими знаками. К568РЕ1-таблица синусов.
Выпускаются программируемые ПЗУ – PROGRAMMABLE ROM, в которых выжигаемые перемычки позволяют потребителю самому внести информацию в микросхему так, как описано выше ПЛМ.
Существуют репрограмируеммые ПЗУ – РППЗУ.
EPROM – ERASABL стираемое PROGRAMMABLE READ ONLI MEMORY. В них обеспечивается неоднократное программирование,т.к. нет выжигаемых бесповоротно перемычек. Время гарантированного сохранения информации бывает от нескольких месяцев до нескольких лет. Стирание чаще всего производится облучением кристалла микросхемы РППЗУ ультрофиолетовым светом через специальное стеклянное окошко сверху корпуса микросхемы. В остальное время окошко должно быть залеплено хотя бы изолентой, чтобы дневной или электрический свет не стер информацию
Билет7
1) Булева алгебра и отличие ее от обычной алгебры. Четыре способа задания булевой функции.
Называемая в честь английского математика Дж. Буля булевой алгеброй, алгебра логики составляет теоретическую основу логики, теории алгоритмов и логического проектирования. От обычной, привычной нам алгебры, булева алгебра отличается тем, что ее логические аргументы (переменные) могут принимать лишь два значения, а основных функций в булевой алгебре всего три: логическое умножение И, логическое сложение ИЛИ и отрицание НЕ.
Два возможных значения логических переменных называют ИСТИНА (TRUE) и ЛОЖЬ (FALSE), иногда их называют ДА и НЕТ, а чаще всего их обозначают соответственно как 1 и 0. При этом следует помнить, что эти логические 0 и 1 не надо трактовать как числа, над ними нельзя производить арифметические действия.
Логическая функция может быть задана четырьмя способами:
1) словесно (описанием ситуации);
2) алгебраическим выражением;
3) таблицей истинности;
4) электрической схемой, состоящей из контактов переключателей.
Например:
1. Лифт можно вызвать, если закрыты двери лифта на первом этаже и на втором этаже и на третьем этаже.
2. Если закрытые двери на первом этаже обозначить как А = 1, на втором как В = 1, на третьем как С = 1, возможность вызвать лифт обозначить как F = 1, а логическую функцию И обозначить знаком умножения "", то алгебраическое выражение будет иметь вид :
F = ABC
3. В таблицу истинности в левой колонке заносятся все возможные комбинации входных аргументов, а в правой колонке записывают соответствующие этим комбинациям значения выходной функции. Входные комбинации записываются в порядке возрастания их значений от всех нулей до всех единиц сверху вниз. Таблица истинности, соответствующая данному примеру будет иметь следующий вид:
АВСF
––––––––––––––––––
0000
0010
0100
0110
1000
1010
1100
1111
4. Электрическая контактная схема обладает хорошей наглядностью, но может быть легко построена лишь для самых простых логических функций. Для нашего примера эта схема может иметь следующий вид:

Б7
Суммирование многоразрядных двоичных чисел одноразрядным сумматором
Для того, чтобы правильно суммировать многоразрядные двоичные числа, надо на входы А и В подавать эти числа последовательно, начиная с младшего разряда. Время задержки между подачами разрядов должно соответствовать времени задержки в блоке обратной связи(оно должно быть больше, чем длительность переходных процессов в сумматоре).
В простейшем случае элемент задержки может быть выполнен в виде RC цепочки, но чаще всего используют триггерные схемы, которые тактируются (синхронизируются) теми же тактами, что и регистры, подающие разряды А и В входного кода.

A
B
Pi-1
S
Pi
SM






Элемент задержки
Билет8
1) 8421(BCD) код и код Грея.
Здесь знак означает сумму по модулю два, которая равна единице, если входные слагаемые разные, или, – нулю, если они одинаковые, т.е.:
0 0 = 0
0 1 = 1
1 0 = 1
1 1 = 0
Число в коде Грея можно также получить из двоичного кода следующим образом :
двоичный код110101




код Грея 101111
Обратное преобразование кода Грея в двоичный код производят по похожей схеме:
код Грея101111




двоичный код110101
Свойство кода Грея изменяться только в одном разряде при последовательном переходе от одного числа к другому ближнему определяет его преимущество перед другими кодами при использовании этого кода для построения кодирующих дисков и пластин. Очевидно, что такое свойство кода уменьшает число переключений считывающих устройств и снижает неоднозначность считывания кода. Код Грея нельзя отнести к позиционным кодам, поскольку в нем весовые значения единиц в различных позициях нельзя однозначно определить по формуле, приведенной в начале данного раздела.
Б8
2) Полусумматор. Определение, условное графическое обозначение, схема и описание ее с
использованием булева выражения и таблицы истинности.
Сумматор двух одноразрядных слагаемых называют полусумматором и обозначают HS-HALT SUM- половина суммы.
Чтобы не было путанницы в обозначении логических и арифметических действий при описании арифметических устройств знаком + будем обозначать только арифметическую сумму,а знаком \/ - логическую функцию ИЛИ, логическое сложение. Знак +
будет означать сумму по модулю 2 для арифметических двоичных переменных и функцию исключающее ИЛИ для логических.
При сложении двух многоразрядных двоичных чисел кроме двух кроме двух входов слагаемых в сумматоре каждого разряда должен быть еще вход для переноса из младшего разряда.Полусумматор имеет только два входа а значит пригоден для сумирования только самого младшего разряда слагаемых, и не пригоден для суммирования всех других разрядов слагаемых.
Для сложения любого разряда двух слагаемых с учетом переноса из младшего разряда предназначен одноразрядный полный сумматор или просто сумматор.
Сумматор можно построить из дух полусумматоров. Первый полусумматор HS1 складывает два слагаемых и вырабатывает промежуточные сумму Si / и перенос Pi/ . Второй полусумматор HS2 суммирует перенос с предидущего разряда Pi-1 c промежуточной суммой Si/,в результате получаетя полная сумма Si.Перенос получется при участии двух HS и дополнительного ЛЭ ИЛИ.Схема SM по этим минимизированным выражениям на ЛЭ И-ИЛИ-НЕ испорльзуется в качестве основы в микросхемах 155ИМ1, 2, 3.
Здесь выходы Pi и Si инверсные, что требует применения дополнительных инверторов.
А В р _ _
А
В
Р

=1
&
= АВ + АВ = А ⊕ В
0 0 0 0
0 1 0 1 P = А* В
1 0 0 1
1 1 1 0

НS
A
B
S
P




Билет9
1) Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи,
релейные схемы и таблицы истинности. (1
Наиболее часто встречаются следующие названия и буквенные обозначения функции И: логическое умножение, конъюнкция, совпадение, АND, И.
Возможные виды алгебраической записи функции И: F = A & B; F = A ^ B; F = A x B; F = A B; F = AB. Контактная схема для функции И для двух переменных A и B:

Таблица истинности функции 2И:
АВF
––––––––––––
000
010
100
111
Условное графическое обозначение (УГО) в отечественных схемах логического элемента, реализующего функцию И:

В зарубежных схемах логический элемент И (AND – gate) обозначают следующим образом:
– старое обозначение:

– новое американское обозначение:

– новое европейское обозначение:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (2)
Наиболее часто встречаются следующие названия и буквенные обозначения функции ИЛИ: логическое сложение, дизъюнкция, OR, ИЛИ.
Алгебраическая запись функции ИЛИ:
F = A v B; F = A + B.
Контактная схема для функции 2ИЛИ:

Таблица истинности функции 2ИЛИ:
АВF
––––––––––––
000
011
101
111
Условное графическое обозначение логического элемента, реализующего функцию ИЛИ в отечественных схемах:

В зарубежных схемах логический элемент ИЛИ (OR – gate) обозначают следующим образом:
– старое обозначение:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (3)
– новое американское обозначение:

– новое европейское обозначение:

Наиболее часто встречаются следующие названия и буквенные обозначения функции НЕ: логическое отрицание, инверсия, дополнение, NOT, НЕ.
Возможные виды алгебраической записи функции НЕ:
F = A; F = A , F =A.
Контактная схема для функции НЕ:

Таблица истинности функции НЕ:
АF
–––––––
01
10
Условное графическое обозначение (УГО) логического элемента, реализующего функцию НЕ в отечественных схемах:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (4)
В зарубежных схемах логический элемент НЕ (NOT) обозначают следующим образом:
– старое обозначение:

– новое американское обозначение:

– новое европейское обозначение:


Билет10
1) Классификация электронных цепей дискретного действия.
Электронные цепи дискретного действия можно разделить на цифровые и импульсные устройства.
Все цифровые устройства подразделяются на комбинационные и последовательные (с памятью).
Последовательные устройства могут быть разделены на триггеры Т, на счетчики СТ, на регистры RG памяти и сдвига. Комбинационные устройства в свою очередь бывают кодирующие и арифметические. Кодирующие устройства на дешифраторы ИД/DC, мультиплексоры КП/MS, шифраторы ИВ/CD и преобразователи произвольных кодов(PLA,PROM X/Y, PE).
В арифметических устройствах наиболее широко известны сумматоры ИМ/SM, компараторы кодов COMP, схемы контроля четности М2 и арифметико-логические устройства ALU. К импульсным устройствам можно отнести мультивибраторы G и одновибраторы (ждущие мультивибраторы)G, компараторы напряжения, триггеры Шмидта, генераторы, частота которых управляется напряжением VCO.
Кодирующее устройство преобразует многоразрядный входной код в выходной код, построенный по иному закону. Работа кодирующего устройства задается таблицей истинности и не может быть описана достаточно простым алгоритмом(как например сумматор).
2) Три особенности КМОП мультиплексоров.
КМОП мультиплексоры строятся на основе дешифраторов и двунаправленных ключей коммутации. Поскольку ключи двунаправленные, то их выходы можноиспользовать как входы, значит мультиплексор можно использовать как демультиплексор. Наличие входа Е разрешения позволяет закрыть сразу все ключи – это равносильно тому, что выход мультиплексора и выходы демультиплексора имеют третье Z-состояние с высоким выходным сопротивлением.
КМОП мультиплексоры могут коммутировать не только цифровые, но и алалоговые сигналы.

Билет11
1 Определение бита, байта, шестнадцатеричного и восьмеричного кодов
1) ) Двоичный разряд, который может принимать только два значения: 0 или 1, называют "бит", происходящее от сокращения BIT английских слов BI NARY DIGI T – "двоичная цифра".
Так же, как большие десятичные числа для удобства чтения разбивают при записи на тройки, так и большие двоичные числа обычно разбивают на четверки, – тетрады. Две тетрады или восемь двоичных цифр называют байт, – BYTE
Восьмеричная и шестнадцатеричная системы счисления применяются в вычислительной технике из–за удобства представления больших двоичных чисел, поскольку их основания являются степенями двойки, и являются как бы компромиссными между двоичной и десятичной системами счисления.
. Трехразрядное восьмеричное число:
3728 = 382 + 781 + 280 = 10610
где Х = 8 (восьмеричная система счисления), коэффициенты в разрядах числа A: а0 = 2, а1 = 7, а2 = 3; n = 3, – количество разрядов числа А.
3. Двухразрядное шестнадцатеричное число:
4E16 = 4161 + 14160 = 7810
где Х = 16 (шестнадцатеричная система счисления), коэффициенты в разрядах числа А а0 = E = 14, а1 = 4 (шестнадцатеричные цифры от 0 до 9 записываются так же, как и соответствующие десятичные цифры, а шестнадцатеричные цифры 10, 11, 12, 13, 14, 15 записываются заглавными латинскими буквами А, В, С, D, Е, F соответственно); n = 2, – количество разрядов числа А.

Б11
2 Разновидности выходов КМОП микросхем и особенности их подключения
2) В КМОП, как и в ТТЛ, есть схемы с открытым стоком и Z–состоянием. Выходы логического элемента КМОП не рекомендуется соединять непосредственно между собой, как в ТТЛ. Особенно важно это для элементов с повышенным выходным током. Если требуется увеличить выходной ток, то допускается параллельное соединение входов и выходов логических элементов, но они должны быть из одного корпуса микросхемы. Нельзя применять емкости нагрузки C > 500 пФ для обычных логических элементов и C > 5000 пФ для буферных и высоковольтных оконечных элементов, поскольку такой конденсатор равноценен короткому замыканию для импульса тока; если же последовательно с выходом логического элемента включить гасящий резистор для ограничения импульса тока, то емкость нагрузки может быть любой.
При соединении выходов логического элемента с шиной питания или с корпусной шиной через один из выходных транзисторов протекает ток, ограничиваемый только сопротивлением открытого канала. Этот ток вызывает нагрев транзистора и всего логического элемента и может вызвать тепловой пробой, если рассеиваемая мощность превышает допустимую: 100 мВт для одного транзистора и 500 мВт для корпуса микросхемы. Благодаря отрицательному температурному коэффициенту тока канала МОП транзисторов они обладают внутренней кратковременной защитой от нагрева. Ориентировочные значения токов короткого замыкания и рассеиваемой мощности даны в таблице 1, приведенной в [2].
В некоторых КМОП микросхемах выходные каскады имеют повышенную нагрузочную способность, такие микросхемы называют буферными или драйверами. По сравнению с обычными микросхемами они имеют меньшее сопротивление открытого канала

Билет12
1) Число-импульсный дв. сигнал, последовательный и параллельный двоичные сигналы.
Двоичные (цифровые) сигналы можно подразделить на число–импульсные, последовательные и параллельные позиционные сигналы.
Самыми простыми двоичными сигналами являются число–импульсные сигналы, у которых информационным параметром является количество импульсов N за время заданного постоянного интервала времени, или за время между двумя определенными метками времени, причем ни длительность импульсов, ни их расположение при этом не имеют значения.
На рис.1.1 показан пример число–импульсного двоичного сигнала, в котором отметками начала и конца интервалов, в которых производят подсчет числа импульсов сигнала, служат достаточно длительные паузы между пачками импульсов. Такой вид может иметь сигнал набора номера в телефонных аппаратах с импульсным набором, которые распространены в нашей стране.

Рис.1.1. Пример число–импульсного двоичного сигнала, содержащего 6, 8, 3 и 4 импульса соответственно в первой, второй, третьей и четвертой посылках.
Число–импульсные сигналы настолько просты, что как правило, когда говорят о двоичных или цифровых сигналах, то подразумевают при этом один из двух позиционных видов двоичного сигнала, – последовательный, или параллельный двоичный сигнал, для которых уже имеет значение и длительность и положение каждого единичного импульса.
В последовательном двоичном сигнале информация заключена во временной последовательности появления нулей и единиц внутри своей группы, приходящейся на определенное число тактов дискретного времени. В каждой такой группе первая позиция обычно соответствует самому младшему разряду, имеет самый малый вес, а все последующие позиции (номера дискретного времени внутри группы) имеют последовательно нарастающие веса вплоть до последней позиции с максимальным весом, соответствующей старшему разряду. Поскольку в двоичном сигнале имеется только два допустимых значения, то все веса, разряды кода являются степенями двойки.
На рис.1.2 показан пример последовательного двоичного сигнала, поступающего с одного вывода какого–то цифрового устройства CU. На этом рисунке, кроме сигналов по тактовой линии и самого последовательного двоичного сигнала, показано также цифровое устройство CU с его входами и выходом. Под каждым тактовым отрезком времени приведены их весовые коэффициенты.

Рис.1.2. Пример последовательного двоичного сигнала, поступающего с одного вывода цифрового устройства CU, где:
а) – сигнал передаваемый по тактовой линии;
б) – последовательность нулей и единиц, в первом интервале соответствующая числу 20, а во втором, – 26.
Число-импульсный дв сигнал, последовательный и параллельный двоичный сигналы. (2)
Последовательные двоичные сигналы хорошо использовать при передаче данных на большие расстояния, когда прокладывать многожильный кабель для параллельного двоичного сигнала становится достаточно дорого, ведь в отличие от последовательного параллельный сигнал передается одновременно по нескольким линиям, как это показано на рис.1.3. В приведенном примере параллельного сигнала совокупность нулей и единиц во время первого тактового импульса соответствует числу 3, а во втором, – 10.
Обычно передача цифровых данных на расстояние до нескольких метров производится с помощью параллельных сигналов, а на большие расстояния, – с помощью последовательных сигналов.

Рис.1.3. Пример параллельного двоичного сигнала, поступающего одновременно с нескольких выводов цифрового устройства CU, в котором:
а) – сигнал передаваемый по тактовой линии;
б) – сигнал, поступающий с старшего выхода цифрового устройства CU, которому соответствует весовой коэффициент 8;
в) – сигнал, поступающий с среднего выхода цифрового устройства CU, которому соответствует весовой коэффициент 4;
г) – сигнал, поступающий с среднего выхода цифрового устройства CU, которому соответствует весовой коэффициент 2;
д) – сигнал, поступающий с младшего выхода цифрового устройства CU, которому соответствует весовой коэффициент 1.
Как видно из трех вышеприведенных рисунков, самым быстрым способом передачи информации является использование параллельного сигнала, но при этом требуются самые большие аппаратные затраты.
Самым медленным, но зато и самым простым и требующим самые малые затраты оборудования, является применение число–импульсного сигнала. Последовательный позиционный двоичный сигнал является промежуточным между параллельным и число–импульсным сигналами.

Билет12
2) Параметры цифровых микросхем делятся на три группы: статические, динамические и интегральные.
Статические параметры цифровых микросхем характеризуют микросхему в статическом (установившемся) режиме. К ним относятся:
а) напряжение источника питания Uпит. [В] и допуск на его изменение Uпит. (для ТТЛ Uпит. = 5; 10 ; для большинства же серий КМОП допустимо питание в пределах от 3 до 15 В);
б) входные и выходные допустимые напряжения U0вх.max, U0вых.max, U1вх.min, U1вых.min [В];
в) входные и выходные токи при лог.0 и лог.1 и их допуски: I0вх.max, I0вых.max, I1вх.min, I1вых.min;
г) коэффициент разветвления по выходу Кразв.=10 (это число входов микросхемы данной серии, которые допустимо подключать к данному выходу микросхемы );
д) коэффициент объединения по входу Коб. (обычно это число входов данной микросхемы ). Как правило Коб. = 2; 3; 4 и 8. Если нужно другое число, то применяют специальные микросхемы , – расширители, или собирают схему по законам булевой алгебры;
е) потребляемая мощность (статическая) обычно рассматривается как полусумма мощностей, потребляемых при нуле и при единице:
РПОТ = (Р0ПОТ + Р1ПОТ) / 2 ;
ж) помехоустойчивость (статическая) Uпом. – допустимое напряжение помех на входе микросхемы , определяется из двух значений:
U1ВЫХ.MIN – U1ВХ.MAX = U1ПОМ , или U0ВЫХ.MAX – U0ВХ.MIN = U0ПОМ.
Из этих двух значений выбирается меньшее. Эти значения помехоустойчивости даны для предельных значений питающих напряжений, температуры окружающей среды и др. условий. Реальная помехоустойчивость примерно в два раза лучше. В зависимости от продолжительности помехи различают статическую и динамическую помехоустойчивость. Статическую помехоустойчивость связывают с помехами, длительность которых больше времени переходных процессов, а динамическую, – с кратковременными помехами. Динамическая помехоустойчивость также выше за счет того, что от короткого импульса помех микросхемы просто не успевает переключиться.
Динамические параметры цифровых микросхем определяют максимальную частоту смены входных состояний, при которой не нарушается нормальное функционирование микросхем. Способы определения временных динамических параметров показаны на рис. 5.2.2.
К динамическим параметрам цифровых интегральных микросхем обычно относят следующие:
а) tзд.р. – среднее время задержки распространения переднего и заднего фронтов:

б) t0,1Ф длительность фронта выходного сигнала при перепаде от нуля к единице (от 0.1 до 0.9 амплитуды сигнала) и t1,0Ф длительность фронта выходного сигнала при перепаде от 1 к 0 (от 0.9 до 0.1 амплитуды сигнала);
в) максимальная частота переключения fMAX (t0,1Ф + t1,0Ф) / 2.
Интегральные параметры цифровых микросхем отражают уровень развития технологии и схемотехники, а также качество цифровых микросхем:
а) энергия переключения ЭПЕР = РПОТР.СР tЗД.Р [пДж];
б) степень интеграции N = lg n, где n, – число простых логических элементов (2И–НЕ) на кристалле (при N = 2 микросхемы обычно называют схемами средней интеграции, – СИС; при N = 3 микросхемы обычно называют схемами большой интеграции, – БИС; при N = 4 микросхемы обычно называют схемами сверх большой интеграции, – СБИС).
Билет13
1) Минимизация булевых выражений по картам Карно. (1
Основой минимизации алгебраическим способом является последовательное использование законов булевой алгебры и правил преобразований. Карта Карно изображает в виде графических квадратов (клеток) все возможные комбинации переменных, причем переменные, определяющие координаты клеток карты, размещают так, чтобы при переходе из одной клетки в соседнюю, как по горизонтали, так и по вертикали, изменялась только одна переменная.
Если требуется получить карту Карно для какой–либо функции, сначала надо записать эту функцию в СДНФ, – в совершенной дизъюнктивно нормальной форме, или в виде таблицы истинности.
Каждое слагаемое булева выражения в СДНФ, или каждая единица в столбце функции таблицы истинности, задается на карте Карно единицей в соответствующей клетке. Координаты этой клетки содержат те же входные переменные и их инверсии, что и данное слагаемое СДНФ булева выражения ( или данная строка таблицы истинности ).
Таблица истинности для четырех переменных включает 16 строк, следовательно карта Карно должна состоять из 16 клеток, как показано на рис.4.10.1.
АВ А В А В АВ

СD 1 1

C D 1 1

C D 1 1

CD

Рис.4.10.1. Пример карты Карно для 4–х переменных.
У карты Карно для четырех переменных клетки крайнего левого столбца должны рассматриваться как соседние для клеток крайнего правого столбца, а клетки верхней строки, – как соседние для клеток нижней строки. Другими словами можно сказать, что эта карта расположена на поверхности цилиндра (склеили правый край карты с левым ), изогнутого и растянутого так, что его верхний срез соединяется с нижним срезом; при этом цилиндр превращается в тор (бублик).
Правила упрощения заполненной карты Карно для четырех переменных заключаются в следующем :
– соседние две, четыре, или восемь единиц обводят общим контуром;
– контур должен быть прямоугольным без изгибов или наклонов;
– каждый контур превращает все входящие в него единицы в одну, т.е. объединенные таким образом слагаемые СДНФ булева выражения дают одно слагаемое в упрощенном выражении;
– те входные переменные, которые входят в координаты данного контура совместно со своими инверсиями, исключаются из слагаемого, которое дает этот контур в упрощенное выражение.
Примеры упрощения булевых выражений с помощью карты Карно:
1. F1 = А ВСD1 + A BCD2 +A BC D3 + A BC D4 +
+ AB CD5 + A B CD6 .
АВ А В А В АВ

СD 11 12 BC

C D 13 14 A CD

C D

CD 15 16
F1 = B C + A CD
Рис.4.10.2. Пример минимизации булевой функции F1 с помощью карты Карно для 4–х переменных.
В первом примере минимизации булевой функции F1 нижний контур из двух единиц 15 и 16 , соответствующие пятому и шестому слагаемым в исходном булевом выражении, дает возможность опустить B иB. После этого в нем остается произведение A CD. В верхнем контуре из четырех единиц 11, 12, 13 и 14 , соответствующие первым четырем слагаемым в исходном булевом выражении попарно опускаются A иA, D иD, так что в результате этого верхний контур дает произведение B C.
2.F2 =АВСD1 +A BCD2 + A BCD3 +AB CD4 +AB CD5
АВ А В А В АВ

СD 11 12 13 BCD

C D AD

C D

CD 14 15
F2 =AD + BCD
Рис.4.10.3. Пример минимизации булевой функции F2 с помощью карты Карно для 4–х переменных.
Во втором примере минимизации булевой функции F2 контур из двух единиц 12 и 13 , соответствующие второму и третьему слагаемым в исходном булевом выражении, дает возможность опустить А иА. После этого в нем остается произведение BCD. В контуре из четырех единиц 11, 12, 14 и 15 , соответствующие другим четырем слагаемым из исходного булева выражения, попарно опускаются В иВ, С иС, так что в результате этого верхний контур дает произведение AD. Карта Карно представляется в данном случае свернутой в цилиндр, в котором верхний край совмещается с нижним.
Этот пример показывает также, что контуры могут накладываться друг на друга.
Билет13
2) Умножение столбиком
0 1 1 0 =5
0 1 0 1 =6
0 1 1 0
0 0 0 0
0 1 1 0
0 1 1 1 1 0 30
Деление
Помещаем делитель под делимым как можно левее, производим вычитание из делимого, после вычитания в наиболее значимый разряд частного заносится 1, если вычитание невозможно из-за того что остаток оказывается отриц вычитание не выполняется и в наиб значимый разря частного заносится 0. затем сдвигаем весь делитель на одну позицию вправо и втом же духе.

Делимое больше делителя Делимое меньше делителя
Билет14
1) Различия между непрерывным и двоичным (цифровым) сигналами. Последовательные и параллельные двоичные сигналы. (1
Сигналы можно разделить на две класса:
– аналоговые, непрерывные, изменяющиеся плавно;
– дискретные, изменяющиеся скачками обычно в определенные моменты времени.
Множество допустимых уровней дискретного сигнала может быть любым, однако есть один самый распространенный тип дискретного сигнала, у которого возможны только два значения: ВЫСОКИЙ (HIGH, 1) и НИЗКИЙ (LOW, 0) уровни. Такой сигнал называют двоичным, а зачастую цифровым (строго говоря, цифровой сигнал может иметь не только два уровня).
Двоичные (цифровые) сигналы можно подразделить на число–импульсные, последовательные и параллельные позиционные сигналы.
Самыми простыми двоичными сигналами являются число–импульсные сигналы, у которых информационным параметром является количество импульсов N за время заданного постоянного интервала времени, или за время между двумя определенными метками времени, причем ни длительность импульсов, ни их расположение при этом не имеют значения. На рис.2.1.1 показан пример число–импульсного двоичного сигнала, в котором отметками начала и конца интервалов, в которых производят подсчет числа импульсов сигнала, служат достаточно длительные паузы между пачками импульсов. Такой вид может иметь сигнал набора номера в телефонных аппаратах с импульсным набором, которые распространены в нашей стране.

Рис. 2.1.1. Пример число–импульсного двоичного сигнала, содержащего 6, 8, 3 и 4 импульса соответственно в первой, второй, третьей и четвертой посылках.
Число–импульсные сигналы настолько просты, что как правило, когда говорят о двоичных или цифровых сигналах, то подразумевают при этом один из двух позиционных видов двоичного сигнала, – последовательный, или параллельный двоичный сигнал, для которых уже имеет значение и длительность и положение каждого единичного импульса.
В последовательном двоичном сигнале информация заключена во временной последовательности появления нулей и единиц внутри своей группы, приходящейся на определенное число тактов дискретного времени. В каждой такой группе первая позиция обычно соответствует самому младшему разряду, имеет самый малый вес, а все последующие позиции (номера дискретного времени внутри группы) имеют последовательно нарастающие веса вплоть до последней позиции с максимальным весом, соответствующей старшему разряду. Поскольку в двоичном сигнале имеется только два допустимых значения, то все веса, разряды кода являются степенями двойки.
На рис. 2.1.2 показан пример последовательного двоичного сигнала, поступающего с одного вывода какого–то цифрового устройства CU. На этом рисунке, кроме сигналов по тактовой линии и самого последовательного двоичного сигнала, показано также цифровое устройство CU с его входами и выходом. Под каждым тактовым отрезком времени приведены их весовые коэффициенты.

Рис. 2.1.2. Пример последовательного двоичного сигнала, поступающего с одного вывода цифрового устройства CU, где:а) – сигнал передаваемый по тактовой линии;
б) – последовательность нулей и единиц, в первом интервале соответствующая числу 20, а во втором, – 26.
1Различие между непрерывным и двоичным (цифровым) сигналом. Последовательные и параллельные двоичные сигналы. (2)
Последовательные двоичные сигналы хорошо использовать при передаче данных на большие расстояния, когда прокладывать многожильный кабель для параллельного двоичного сигнала становится достаточно дорого, ведь в отличие от последовательного параллельный сигнал передается одновременно по нескольким линиям, как это показано на рис.2.1.3. В приведенном примере параллельного сигнала совокупность нулей и единиц во время первого тактового импульса соответствует числу 3, а во втором, – 10.
Обычно передача цифровых данных на расстояние до нескольких метров производится с помощью параллельных сигналов, а на большие расстояния, – с помощью последовательных сигналов.

Рис.2.1.3. Пример параллельного двоичного сигнала, поступающего одновременно с нескольких выводов цифрового устройства CU, в котором:
а) – сигнал передаваемый по тактовой линии;
б) – сигнал, поступающий с старшего выхода цифрового устройства CU, которому соответствует весовой коэффициент 8;
в) – сигнал, поступающий с среднего выхода цифрового устройства CU, которому соответствует весовой коэффициент 4;
г) – сигнал, поступающий с среднего выхода цифрового устройства CU, которому соответствует весовой коэффициент 2;
д) – сигнал, поступающий с младшего выхода цифрового устройства CU, которому соответствует весовой коэффициент 1.
Как видно из трех вышеприведенных рисунков, самым быстрым способом передачи информации является использование параллельного сигнала, но при этом требуются самые большие аппаратные затраты.
Самым медленным, но зато и самым простым и требующим самые малые затраты оборудования, является применение число–импульсного сигнала.
Последовательный позиционный двоичный сигнал является промежуточным между параллельным и число–импульсным сигналами.

Б14
2) Приоритетный шифратор. Условное графическое обозначение.
Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.
НА входе приоритетного шифратора стоит схема выделения старшей единицы, в которой все входные единицы,кроме старшей, заменяются нулями.
1
2
0
1
2
PRCD

Билет15
1) Отрицательная логика, ее применение. (1
Логика называется положительной, если высокий потенциал отображает единицу, а низкий, – ноль. Если наоборот, высокий потенциал отображает ноль, а низкий, – единицу, то логика называется отрицательной. Данное правило называют логическим соглашением.
Самым важным следствием применения отрицательной логики является то, что при переходе от положительной логики к отрицательной функция И превращается в ИЛИ, и наоборот.
Это можно проиллюстрировать следующим образом:
– в положительной логике, – в комнате зимой Тепло, если батареи отопления Включены И окна Закрыты ( Т = ВЗ );
– в отрицательной логике, – в комнате зимой НЕ Тепло, если батареи отопления НЕ Включены ИЛИ окна НЕ Закрыты ( Т = В + З ).
Здесь И переходит в ИЛИ когда входные аргументы и вывод отрицаются, при этом смысл выражения практически не меняется.
Благодаря этому переходу от И к ИЛИ и удается с помощью однотипных элементов инвертирующего базиса получать все остальные логические функции. Об этом говорят два постулата де 'Моргана: АВ = А + В;А + В = АВ.
Для доказательства одного из них составим таблицу истинности функции И:
АВF
––––––––––––
000
010
100
111
Перепишем эту таблицу в символах уровней потенциалов Н – High, высокий ; L – Low, низкий , считая ее записанной для положительной логики:
АВF
––––––––––––
LLL
LHL
HLL
HHH
Последняя таблица не зависит от вида логики и характеризует работу технического устройства (логического элемента), который при положительной логике является элементом И. Определим чем же является это устройство при отрицательной логике. Снова возвратимся к нолям и единицам, учитывая их эквивалент для отрицательной логики:
АВF
––––––––––––
111
101
011
000
Полученная таблица истинности соответствует элементу ИЛИ. Следовательно, рассмотренный логический элемент в отрицательной логике является логическим элементом ИЛИ. Отсюда общий вывод: если логический элемент в положительной логике реализует функцию И, то в отрицательной логике этот же элемент реализует функцию ИЛИ, и наоборот, логический элемент ИЛИ положительной логики реализует функцию И в отрицательной логике.
Применение наряду с положительной логикой и отрицательной логики позволяет любое сложное логическое преобразование выполнить с применением только логических элементов И – НЕ или только ИЛИ – НЕ.
2Отрицательная логика. Ее применение. (2)
Покажем это хотя бы для простейших функций булева базиса.
1
А
F

НЕ:

А
F




А
F
В
И:



F


А
В

В

В

А
ИЛИ :


А
F



1
А
F
Приведeнные на этих рисунках построения логических функций НЕ, И, ИЛИ выполнены с помощью только логических элементов 2И – НЕ.
Билет16
1) Двоичное счисление. Перевод десятичных чисел в двоичные и обратно.
Все современные системы счисления (кроме некоторых римских цифр) являются позиционными, т.е. в них одна и та же цифра в разных позициях (слева, справа) имеет разное значение. Например в десятичном числе 55 левая цифра означает 50, а правая – только 5. В общем виде в позиционной системе счисления с основанием системы Х число А можно представить в виде:
где n – количество разрядов числа А, аi – коэффициенты каждого разряда, которые могут принимать значения от 0 до Х – 1.
1. Четырехразрядное десятичное число: 568510 = 5103 + 6102 + 8101 + 5100 ,
где Х = 10 – основание системы счисления, а0 = 5, а1 = 8, а2 = 6,
а3 = 5 – коэффициенты в каждом разряде, n = 4 – количество разрядов числа А.
2. Трехразрядное восьмеричное число: 3728 = 382 + 781 + 280 = 10610
где Х = 8 (восьмеричная система счисления), коэффициенты в разрядах числа A а0 = 2, а1 = 7, а2 = 3; n = 3 – количество разрядов числа А.
3. Двухразрядное шестнадцатиричное число: 4E16 = 4161 + 14160 = 7810
где Х = 16 (шестнадцатиричная система счисления), коэффициенты в разрядах числа А а0 = E = 14, а1 = 4 (шестнадцатиричные цифры от 0 до 9 записываются так же, как и соответствующие десятичные цифры, а шестнадцатиричные цифры 10,11,12,13,14,15 записываются заглавными латинскими буквами А,В,С,D,Е,F соответственно); n = 2 – количество разрядов числа А.
4. Четырехразрядное двоичное число: 10112 = 123 + 022 + 121 + 120 = 1110
где X = 2 – двоичная система счисления, коэффициенты в разрядах числа А а0 = 1, а1 = 1, а2 = 0, а3 = 1, n = 4 – количество разрядов числа А.
Двоичную цифру, которая может принимать только два значения: 0 или 1, называют "бит", происходящее от сокращения BIT английских слов BI NARY DIGI T – "двоичная цифра".
Десятичная система, к которой мы привыкли, основана на количестве пальцев рук и для применения в цифровой технике неудобна. В цифровой аппаратуре устройства имеют два рабочих состояния и в них применяют двоичную систему счисления.Восмеричная и шестнадцатиричная системы счисления являются как бы компромисными между двоичной и десятичной системами счисления и применяются в вычислительной технике из–за удобства представления больших двоичных чисел.
Преобразовать десятичное число в двоичное можно путем деления на 2 сначала самого числа, а затем каждого промежуточного частного; при этом каждый неделимый остаток дает очередную цифру соответствующего разряда искомого двоичного числа. Первый полученный таким образом остаток даст цифру младшего разряда, а последний – старшего разряда двоичного числа. Например, десятичное число 53 преобразуем в двоичное:
53 : 2 = 26 + 1

26 : 2 = 13 + 0

13 : 2 = 6 + 1

6 : 2 = 3 + 0

3 : 2 = 1 + 1

1 : 2 = 0 + 1

1 1 0 1 0 12
Аналогично можно преобразовывать и числа с другими основаниями.
Б16
дорис
Билет17
1) 8421(BCD) код и код Грея.
Здесь знак означает сумму по модулю два, которая равна единице, если входные слагаемые разные, или, – нулю, если они одинаковые, т.е.:
0 0 = 0
0 1 = 1
1 0 = 1
1 1 = 0
Число в коде Грея можно также получить из двоичного кода следующим образом :
двоичный код110101




код Грея 101111
Обратное преобразование кода Грея в двоичный код производят по похожей схеме:
код Грея101111




двоичный код110101
Свойство кода Грея изменяться только в одном разряде при последовательном переходе от одного числа к другому ближнему определяет его преимущество перед другими кодами при использовании этого кода для построения кодирующих дисков и пластин. Очевидно, что такое свойство кода уменьшает число переключений считывающих устройств и снижает неоднозначность считывания кода. Код Грея нельзя отнести к позиционным кодам, поскольку в нем весовые значения единиц в различных позициях нельзя однозначно определить по формуле, приведенной в начале данного раздела.
Б17
2) Мультиплексор. Определение, условное графическое обозначение, схема и таблица истинности.
Мультиплексированием (MULTIPLEX) называют передачу данных от нескольких источников по одному каналу поочередно. В качестве примера перекличка студентов на лекции – передача данных от каждого студента по спискам групп через преподавателя в журнал. Обратный процесс – из журнала через декана некоторые студенты получат данные – это демультиплексирование.
В цифровой технике мультиплексор имеет m информационных входов данных D0,D1,D2,D3,…,Dm; n адресных входов А1,А2,А3,…,Аn; и один выход данных. m=2n
Двоичный код на входах адреса определяет номер того входа данных, с которого информация проходит на выход MS в этот момент. Обозначения MS отличается от MUX, которого требует ГОСТ, потому что в нем отражена еще одна функция – выборка, селекция данных из определен-
ного, указанного адресом источника, которая обозначается
A0 MS
A1
D0
D1
D2
D3
E
SL-SELECT – выбирать. Обозначение MS встречается чаще всего, но иногда бывает MUX , и изредка SL
E A1 A0 Y
1 0 0 D0
1 0 1 D1
1 0 D2
1 1 1 D3
0 x x 0



В состав мультиплексора обязательно входит дешифратор адреса в том или ином виде. В первом варианте мультиплексора дешифратор адреса выделен в отдельный узел.
Как известно линейный дешифратор состоит из групы инверторов по адресным входам и линейки – столбца – элементов И.
Столбец элементов И мультиплексора может выполнять функцию линейного дешифратора , если эти элементы И, но с большим числом входов подключить к выходам инверторов по адресным линиям в соответствии с таблицей истинности дешифратора.
Второй вариант схемы мультиплексора , полученный с учётом вышеизложенного , считается минимизированным в базисе И-НЕ. Так построен мультиплексор К155КП2.
DC 0
1 1
2
2 3
&
&
&
&
1
&
D0
D1
D2
D3
E
Y
A0
A1



Билет18
1) Классификация электронных цепей дискретного действия.
Электронные цепи дискретного действия можно разделить на цифровые и импульсные устройства.
Все цифровые устройства подразделяются на комбинационные и последовательные (с памятью).
Последовательные устройства могут быть разделены на триггеры Т, на счетчики СТ, на регистры RG памяти и сдвига. Комбинационные устройства в свою очередь бывают кодирующие и арифметические. Кодирующие устройства на дешифраторы ИД/DC, мультиплексоры КП/MS, шифраторы ИВ/CD и преобразователи произвольных кодов(PLA,PROM X/Y, PE).
В арифметических устройствах наиболее широко известны сумматоры ИМ/SM, компараторы кодов COMP, схемы контроля четности М2 и арифметико-логические устройства ALU. К импульсным устройствам можно отнести мультивибраторы G и одновибраторы (ждущие мультивибраторы)G, компараторы напряжения, триггеры Шмидта, генераторы, частота которых управляется напряжением VCO.
Кодирующее устройство преобразует многоразрядный входной код в выходной код, построенный по иному закону. Работа кодирующего устройства задается таблицей истинности и не может быть описана достаточно простым алгоритмом(как например сумматор).
2) Три вида ПЗУ: ПЗУ, ППЗУ,РПЗУ. Способы записи и стирания информации в них.
В ПЛМ используются неполные деншифраторы. Так в К556РТ1 из 16-входового дешифратора полного, который имеет 216 =65536 ЛЭ И используется всего 48.Исторически первыми стали выпускаться микросхемы с полными дешифраторами на входе. Их называют постоянными запоминающими устройствами READ ONLI MEMORY(память только для чтения) – ROM. По принятой терминологии входной код ПЗУ называют адресом, а выходной – разрядами хранимого слова.
Емкость ПЗУ обычно описывают как призведение числа возможных слов, равного 2n, где n-число входов, на число разрядов выходного слова m, например для К556РТ4 емкость 1024(256х4).
Самые первые ПЗУ масочного типа программировались на заводе изготовителе в соответствии с маской закрывающей или открывающей те или иные связи на входах ЛЭ ИЛИ.И сейчас выпускают такие ИМС. Например К155РЕ21 – преобразователь 6-ти разрядного входного двоичного кода в 12-ти разрядный код управления матричным индикатором 5х7 типа АЛС340А в соответствии с буквами русского алфавита, РЕ22-латинского, РЕ23-в соответствии с цифрами десятичными от 0 до 9, алгебраическими и другими знаками. К568РЕ1-таблица синусов.
Выпускаются программируемые ПЗУ – PROGRAMMABLE ROM, в которых выжигаемые перемычки позволяют потребителю самому внести информацию в микросхему так, как описано выше ПЛМ.
Существуют репрограмируеммые ПЗУ – РППЗУ.
EPROM – ERASABL стираемое PROGRAMMABLE READ ONLI MEMORY. В них обеспечивается неоднократное программирование,т.к. нет выжигаемых бесповоротно перемычек. Время гарантированного сохранения информации бывает от нескольких месяцев до нескольких лет. Стирание чаще всего производится облучением кристалла микросхемы РППЗУ ультрофиолетовым светом через специальное стеклянное окошко сверху корпуса микросхемы. В остальное время окошко должно быть залеплено хотя бы изолентой, чтобы дневной или электрический свет не стер информацию

Билет19
1) Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи,
релейные схемы и таблицы истинности. (1
Наиболее часто встречаются следующие названия и буквенные обозначения функции И: логическое умножение, конъюнкция, совпадение, АND, И.
Возможные виды алгебраической записи функции И: F = A & B; F = A ^ B; F = A x B; F = A B; F = AB. Контактная схема для функции И для двух переменных A и B:

Таблица истинности функции 2И:
АВF
––––––––––––
000
010
100
111
Условное графическое обозначение (УГО) в отечественных схемах логического элемента, реализующего функцию И:

В зарубежных схемах логический элемент И (AND – gate) обозначают следующим образом:
– старое обозначение:

– новое американское обозначение:

– новое европейское обозначение:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (2)
Наиболее часто встречаются следующие названия и буквенные обозначения функции ИЛИ: логическое сложение, дизъюнкция, OR, ИЛИ.
Алгебраическая запись функции ИЛИ:
F = A v B; F = A + B.
Контактная схема для функции 2ИЛИ:

Таблица истинности функции 2ИЛИ:
АВF
––––––––––––
000
011
101
111
Условное графическое обозначение логического элемента, реализующего функцию ИЛИ в отечественных схемах:

В зарубежных схемах логический элемент ИЛИ (OR – gate) обозначают следующим образом:
– старое обозначение:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (3)
– новое американское обозначение:

– новое европейское обозначение:

Наиболее часто встречаются следующие названия и буквенные обозначения функции НЕ: логическое отрицание, инверсия, дополнение, NOT, НЕ.
Возможные виды алгебраической записи функции НЕ:
F = A; F = A , F =A.
Контактная схема для функции НЕ:

Таблица истинности функции НЕ:
АF
–––––––
01
10
Условное графическое обозначение (УГО) логического элемента, реализующего функцию НЕ в отечественных схемах:

.Три основные функции булева базиса. Их названия, все обозначения, алгебраические записи, релейные схемы и таблицы истинности (4)
В зарубежных схемах логический элемент НЕ (NOT) обозначают следующим образом:
– старое обозначение:

– новое американское обозначение:

– новое европейское обозначение:

Б19
2) Полусумматор. Определение, условное графическое обозначение, схема и описание ее с
использованием булева выражения и таблицы истинности.
Сумматор двух одноразрядных слагаемых называют полусумматором и обозначают HS-HALT SUM- половина суммы.
Чтобы не было путанницы в обозначении логических и арифметических действий при описании арифметических устройств знаком + будем обозначать только арифметическую сумму,а знаком \/ - логическую функцию ИЛИ, логическое сложение. Знак +
будет означать сумму по модулю 2 для арифметических двоичных переменных и функцию исключающее ИЛИ для логических.
При сложении двух многоразрядных двоичных чисел кроме двух кроме двух входов слагаемых в сумматоре каждого разряда должен быть еще вход для переноса из младшего разряда.Полусумматор имеет только два входа а значит пригоден для сумирования только самого младшего разряда слагаемых, и не пригоден для суммирования всех других разрядов слагаемых.
Для сложения любого разряда двух слагаемых с учетом переноса из младшего разряда предназначен одноразрядный полный сумматор или просто сумматор.
Сумматор можно построить из дух полусумматоров. Первый полусумматор HS1 складывает два слагаемых и вырабатывает промежуточные сумму Si / и перенос Pi/ . Второй полусумматор HS2 суммирует перенос с предидущего разряда Pi-1 c промежуточной суммой Si/,в результате получаетя полная сумма Si.Перенос получется при участии двух HS и дополнительного ЛЭ ИЛИ.Схема SM по этим минимизированным выражениям на ЛЭ И-ИЛИ-НЕ испорльзуется в качестве основы в микросхемах 155ИМ1, 2, 3.
Здесь выходы Pi и Si инверсные, что требует применения дополнительных инверторов.
А В р _ _
А
В
Р

=1
&
= АВ + АВ = А + В
0 0 0 0
0 1 0 1 P = А* В
1 0 0 1
1 1 1 0 Булевы выражения для полусумматора.
Таблица истинности полусумматора.
Структурная схема полусумматора
A
B
S
P
НS


Билет20
1) ) Различия между позиционными и непозиционными системами счисления.
Все современные системы счисления (кроме некоторых римских цифр) являются позиционными, т.е. в них одна и та же цифра в разных позициях (слева, справа) имеет разное значение. Например в десятичном числе 55 левая цифра означает 50, а правая – только 5. В общем виде в позиционной системе счисления с основанием системы Х число А можно представить в виде:

где n – количество разрядов числа А, аi – коэффициенты каждого разряда, которые могут принимать значения от 0 до Х – 1.
При необходимости основание системы счисления указывается внизу после числа в виде нижнего индекса.
ПРИМЕРЫ:
1. Четырехразрядное десятичное число:
568510 = 5103 + 6102 + 8101 + 5100 ,
где Х = 10 – основание системы счисления, а0 = 5, а1 = 8, а2 = 6,
а3 = 5 – коэффициенты в каждом разряде, n = 4 – количество разрядов числа А.
2. Трехразрядное восьмеричное число:
3728 = 382 + 781 + 280 = 10610
где Х = 8 (восьмеричная система счисления), коэффициенты в разрядах числа A а0 = 2, а1 = 7, а2 = 3; n = 3 – количество разрядов числа А.
3. Двухразрядное шестнадцатеричное число:
4E16 = 4161 + 14160 = 7810
где Х = 16 (шестнадцатеричная система счисления), коэффициенты в разрядах числа А а0 = E = 14, а1 = 4 (шестнадцатеричные цифры от 0 до 9 записываются так же, как и соответствующие десятичные цифры, а шестнадцатеричные цифры 10,11,12,13,14,15 записываются заглавными латинскими буквами А,В,С,D,Е,F соответственно); n = 2 – количество разрядов числа А.
4. Четырехразрядное двоичное число:
11012 = 123 + 122 + 021 + 120 = 1310
где X = 2 – двоичная система счисления, коэффициенты в разрядах числа А а0 = 1, а1 = 0, а2 = 1, а3 = 1, n = 4 – количество разрядов числа А.
Двоичную цифру, которая может принимать только два значения: 0 или 1, называют "бит", происходящее от сокращения BIT английских слов BI NARY DIGI T – "двоичная цифра".
Десятичная система, к которой мы привыкли, основана на количестве пальцев рук и для применения в цифровой технике неудобна. В цифровой аппаратуре устройства обычно имеют два рабочих состояния и в них применяют двоичную систему счисления. Восьмеричная и шестнадцатеричная системы счисления являются как бы компромиссными между двоичной и десятичной системами счисления и применяются в вычислительной технике из–за удобства представления больших двоичных чисел.
Б20
2) Три особенности КМОП мультиплексоров.
КМОП мультиплексоры строятся на основе дешифраторов и двунаправленных ключей коммутации. Поскольку ключи двунаправленные, то их выходы можноиспользовать как входы, значит мультиплексор можно использовать как демультиплексор. Наличие входа Е разрешения позволяет закрыть сразу все ключи – это равносильно тому, что выход мультиплексора и выходы демультиплексора имеют третье Z-состояние с высоким выходным сопротивлением.
КМОП мультиплексоры могут коммутировать не только цифровые, но и алалоговые сигналы.


Билет21
1) Порядок построения схем на основе булевых выражений.
Как правило, построение и расчет любой схемы осуществляется начиная с ее выхода.
Допустим задано булево выражение :
F =B A + BA + CB.
Первый этап: выполняется логическое сложение, логическую операция ИЛИ, считая входными переменными функции B A, BA и CB:

Второй этап: к входам элемента ИЛИ подключаются логические элементы И, входными переменными которых являются уже A, B, C и их инверсии:

Третий этап: для получения инверсий A иB на соответствующих входах ставят инверторы:

Данное построение основано на следующей особенности, – поскольку значениями логических функций могут быть только нули и единицы, то любые логические функции могут быть представлены как аргументы других более сложных функций.
Таким образом, построение комбинационной логической схемы осуществляется с выхода ко входу.
Б21
2) Дешифратор. Определение, назначение, условное графическое обозначение и описание с помощью булевого выражения и таблицы истинности.
Дешифратор преобразует входной двоичный код в такой выходной код , в котором только на одном из всех выходов дешифратора имеется активный уровень. Такой выходной код называется унитарным или унарным. В положительной логике активным является высокий уровень, но для большинства ТТЛ дешифраторов активным является низкий уровень. Номер активного выхода соответствует двоичному входному коду.
Полным называют дешифратор, m выходов которого используют все возможные наборы n входных переменных, т.е. m =2n .
Если число выходов меньше, то такой дешифратор называется неполным (m<2n).
. Дешифраторы используют когда нужно обращаться к различным цифровым устройствам, и при этом номер устройства – его адрес – представлен двоичным кодом, поэтому входы дешифратора иногда называют адресными входами, и обычно их нумеруют не порядковыми номерами 0, 1, 2, 3, 4, 5…, а в соответствии с двоичными весами разрядов 1, 2, 4, 8, 16 … В соответствии с числом входов и выходов дешифраторы называют 3-8 (три в восемь) , 4-16, 4-10 (неполный).
1
2
4

&
E
DC
0
.
.
.
.
.
.
7
Вход Е (ENABLE-разрешение) называют разрешающим , стробирующим ,управляющим . Так как через вход Е можно передавать информацию (данные) на какой либо из выходов (или на все выходы поочередно),то дешифратор , имеющий Е вход иногда называют демультиплексором и обозначают соответственно DMX (DEMULTIPLEXER) или DX.
Булевы выражения
DC
1

2

4



E
0
1
2
3
4
5
6
7
Y0
Y1
Y2
Y3
Y4
Y5Y6
Y7
A1
A2
A3
Y0 = а1 a2 a4 E
Y1 = a1 a2 a4 E
Y2 = a1 a2 a4 E
Y3 = a1 a2 a4 E
Y4 = a1 a2 a4 E
Y5 = a1 a2 a4 E
1
2
4

E1
E2
E3
DC
0
.
.
.
.
.
.
7
Y6 = a1 a2 a4 E
Y7 = a1 a2 a4 E

Таблица истинности
Е а4 а2 а1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 0 0 0 1 1 1 1 1 1 1 0
1 0 0 1 1 1 1 1 1 1 0 1
1 0 1 0 1 1 1 1 1 0 1 1
1 0 1 1 1 1 1 1 0 1 1 1
1 1 0 0 1 1 1 0 1 1 1 1
1 1 0 1 1 1 0 1 1 1 1 1
1 1 1 0 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 1 1 1 1 1
0 X X X 1 1 1 1 1 1 1 1
Иногда входов Е бывает несколько , причем часть их может быть прямыми , а часть инверсными входами . Тогда их обычно отделяют на поле(правом) чертой от остальных входов.
Билет22
1) Прямой код со знаковым разрядом
6 = 0110
-6 = 10110
Обратный код
-6 = 1 1001

Дополнительный код
-6 = 1 1001 1001=10 10000=16 10-16=-6
2) НЕТУ НИХЕРА
Билет23
1) Отрицательная логика, ее применение. (1
Логика называется положительной, если высокий потенциал отображает единицу, а низкий, – ноль. Если наоборот, высокий потенциал отображает ноль, а низкий, – единицу, то логика называется отрицательной. Данное правило называют логическим соглашением.
Самым важным следствием применения отрицательной логики является то, что при переходе от положительной логики к отрицательной функция И превращается в ИЛИ, и наоборот.
Это можно проиллюстрировать следующим образом:
– в положительной логике, – в комнате зимой Тепло, если батареи отопления Включены И окна Закрыты ( Т = ВЗ );
– в отрицательной логике, – в комнате зимой НЕ Тепло, если батареи отопления НЕ Включены ИЛИ окна НЕ Закрыты ( Т = В + З ).
Здесь И переходит в ИЛИ когда входные аргументы и вывод отрицаются, при этом смысл выражения практически не меняется.
Благодаря этому переходу от И к ИЛИ и удается с помощью однотипных элементов инвертирующего базиса получать все остальные логические функции. Об этом говорят два постулата де 'Моргана: АВ = А + В;А + В = АВ.
Для доказательства одного из них составим таблицу истинности функции И:
АВF
––––––––––––
000
010
100
111
Перепишем эту таблицу в символах уровней потенциалов Н – High, высокий ; L – Low, низкий , считая ее записанной для положительной логики:
АВF
––––––––––––
LLL
LHL
HLL
HHH
Последняя таблица не зависит от вида логики и характеризует работу технического устройства (логического элемента), который при положительной логике является элементом И. Определим чем же является это устройство при отрицательной логике. Снова возвратимся к нолям и единицам, учитывая их эквивалент для отрицательной логики:
АВF
––––––––––––
111
101
011
000
Полученная таблица истинности соответствует элементу ИЛИ. Следовательно, рассмотренный логический элемент в отрицательной логике является логическим элементом ИЛИ. Отсюда общий вывод: если логический элемент в положительной логике реализует функцию И, то в отрицательной логике этот же элемент реализует функцию ИЛИ, и наоборот, логический элемент ИЛИ положительной логики реализует функцию И в отрицательной логике.
Применение наряду с положительной логикой и отрицательной логики позволяет любое сложное логическое преобразование выполнить с применением только логических элементов И – НЕ или только ИЛИ – НЕ.
2Отрицательная логика. Ее применение. (2)
Покажем это хотя бы для простейших функций булева базиса.
1
А
F

НЕ:

А
F




А
F
В
И:



F


А
В

В

В

А
ИЛИ :


А
F



1
А
F
Приведeнные на этих рисунках построения логических функций НЕ, И, ИЛИ выполнены с помощью только логических элементов 2И – НЕ.
2) Матричный дешифратор.



Приложенные файлы

  • docx 19064085
    Размер файла: 844 kB Загрузок: 0

Добавить комментарий